雖然每個(gè)數(shù)字電路系統(tǒng)可能包含有組合電路，但是在實(shí)際應(yīng)用中絕大多數(shù)的系統(tǒng)還包括存儲(chǔ)元件，我們將這樣的系統(tǒng)描述為時(shí)序電路。
組合電路和存儲(chǔ)元件互聯(lián)后組成了時(shí)序電路。存儲(chǔ)元件是能夠存儲(chǔ)二進(jìn)制信息的電路。存儲(chǔ)元件在某一時(shí)刻存儲(chǔ)的二進(jìn)制信息定義為該時(shí)刻存儲(chǔ)元件的狀態(tài)。時(shí)序電路通過(guò)其輸入端從周圍接受二進(jìn)制信息。時(shí)序電路的輸入以及存儲(chǔ)元件的當(dāng)前狀態(tài)共同決定了時(shí)序電路輸出的二進(jìn)制數(shù)據(jù)，同時(shí)它們也確定了存儲(chǔ)元件的下一個(gè)狀態(tài)。
邏輯設(shè)計(jì)領(lǐng)域主要有兩種類型的時(shí)序電路，它們分類的標(biāo)準(zhǔn)取決于我們觀察到的輸入信息的時(shí)機(jī)和內(nèi)部狀態(tài)改變的時(shí)機(jī)。同步時(shí)序電路的行為可以根據(jù)其在離散的時(shí)間點(diǎn)上的信號(hào)信息來(lái)定義。而異步時(shí)序電路的行為則取決于任意時(shí)刻的輸入信號(hào)以及輸入信號(hào)在連續(xù)的時(shí)間內(nèi)變化的順序。
時(shí)序電路的行為是由輸入、輸出和電路當(dāng)前狀態(tài)決定的。輸出和下一狀態(tài)是輸入和當(dāng)前狀態(tài)的函數(shù)。通過(guò)對(duì)時(shí)序電路進(jìn)行分析，可以得到關(guān)于輸入、輸出和狀態(tài)三者的時(shí)序的一個(gè)合理描述。
如果一個(gè)電路包含這樣的觸發(fā)器，該觸發(fā)器的時(shí)鐘輸入是直接驅(qū)動(dòng)或者有一個(gè)時(shí)鐘信號(hào)間接驅(qū)動(dòng)的，同時(shí)這個(gè)電路在正常執(zhí)行時(shí)不需加載直接置位和間接置位，那么我們就稱這個(gè)電路為同步時(shí)序電路。觸發(fā)器可以是任何類型的，邏輯圖可以包括也可以不包括組合邏輯。
輸入方程
時(shí)序電路的邏輯圖通常包括觸發(fā)器和組合門。我們所使用地觸發(fā)器類型和組合電路的一系列布爾函數(shù)為我們提供了繪制時(shí)序電路邏輯圖所需要的全部信息。在組合邏輯電路中，觸發(fā)器輸入信號(hào)的產(chǎn)生，可以用一系列的布爾函數(shù)描述，我們稱這些布爾函數(shù)為觸發(fā)器的輸入方程。在這里，我們同樣將采用傳統(tǒng)的表示方法，使用觸發(fā)器的輸入符號(hào)作為觸發(fā)器輸入方程中的變量，使用觸發(fā)器的輸出符號(hào)作為變量下標(biāo)。在組合電路中，觸發(fā)器的輸入方程是一系列布爾表達(dá)式，下表變量是組合電路的輸出符號(hào)。因?yàn)樵陔娐分杏|發(fā)器的輸出端始終與輸入端相連，所以命名為“觸發(fā)器的輸入方程”。
觸發(fā)器輸入方程為指定時(shí)序電路的邏輯圖提供了一種間接的代數(shù)表達(dá)方法。這些方程的字母符號(hào)隱含了所用的觸發(fā)器的類型，同時(shí)完全確定了驅(qū)動(dòng)觸發(fā)器的組合邏輯電路。時(shí)間變量在觸發(fā)器輸入方程中沒(méi)有指明，但是已經(jīng)暗含在觸發(fā)器c輸入端的時(shí)鐘之中。