可編程邏輯器件（programmable logic device，pld）可以由用戶(hù)根據(jù)需要自行完成編程設(shè)計(jì)工作，并在設(shè)計(jì)階段進(jìn)行硬件仿真（emulation），使得微電子設(shè)計(jì)實(shí)現(xiàn)了早期集成和軟硬件聯(lián)合驗(yàn)證。然后用某種編程技術(shù)自己“燒制”使內(nèi)部電路結(jié)構(gòu)實(shí)現(xiàn)再連接，也就是說(shuō)用戶(hù)既是使用者又是設(shè)計(jì)者和制造者。
1．pld發(fā)展歷程
pld的發(fā)展經(jīng)歷了以下三個(gè)主要發(fā)展階段：
（1）早期的可編程邏輯器件，如可編程只讀存儲(chǔ)器（prom）、紫外線(xiàn)可擦除只讀存儲(chǔ)器（eprom）和電可擦除只讀存儲(chǔ)器（e2prom）三種。由于結(jié)構(gòu)的限制，它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。
（2）結(jié)構(gòu)上稍為復(fù)雜的可編程芯片，即為pld，pld器件是可編程的，未經(jīng)編程的pld器件不能實(shí)現(xiàn)任何功能，設(shè)計(jì)者可以通過(guò)對(duì)pld編程來(lái)實(shí)現(xiàn)規(guī)定的邏輯功能。設(shè)計(jì)者可以將多個(gè)中小規(guī)模器件的功能集成到一個(gè)或幾個(gè)pld中。
（3）cpld和fpga，它們可以實(shí)現(xiàn)較大規(guī)模的電路，可以替代幾十甚至上百塊通用ic芯片，具有可編程和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在rom、prom或eprom中，因而在可編程芯片及其外圍電路保持不動(dòng)的情況下，換一塊eprom芯片就能實(shí)現(xiàn)新的功能。因此，當(dāng)fpga/cpld芯片及其開(kāi)發(fā)系統(tǒng)一問(wèn)世，就在數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域占據(jù)了重要地位，被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和小批量的產(chǎn)品設(shè)計(jì)之中。
3．pld的編程技術(shù)
從電路設(shè)計(jì)者來(lái)說(shuō)，可將設(shè)計(jì)好的電路“寫(xiě)入”芯片(pld母片），使之成為專(zhuān)用集成電路；有些pld 可以多次“編程（邏輯重構(gòu)）”，這就特別適合新產(chǎn)品試制或小批量生產(chǎn)。pld的編程技術(shù)有下列幾 種工藝。
（1）熔絲(fuse)和反熔絲(anti-fuse)編程技術(shù)
熔絲編程技術(shù)是用熔絲作為開(kāi)關(guān)元件，這些開(kāi)關(guān)元件平時(shí)（在未編程時(shí)）處于連通狀態(tài)，加電編程時(shí)，在不需要連接處將熔絲熔斷，保留在器件內(nèi)的熔絲模式?jīng)Q定相應(yīng)器件的邏輯功能。
反熔絲編程技術(shù)也稱(chēng)熔通編程技術(shù)，這類(lèi)器件是用逆熔絲作為開(kāi)關(guān)元件。這些開(kāi)關(guān)元件在未編程時(shí)處于開(kāi)路狀態(tài)，編程時(shí)，在需要連接處的逆熔絲開(kāi)關(guān)元件兩端加上編程電壓，逆熔絲將由高阻抗變?yōu)榈妥杩?，?shí)現(xiàn)兩點(diǎn)間的連接，編程后器件內(nèi)的反熔絲模式?jīng)Q定了相應(yīng)器件的邏輯功能。
熔絲結(jié)構(gòu)
反熔絲結(jié)構(gòu)示意
2）浮柵型電可寫(xiě)紫外線(xiàn)擦除編程技術(shù)
浮柵管相當(dāng)于一個(gè)電子開(kāi)關(guān)，如n溝浮柵管，當(dāng)浮柵中沒(méi)有注入電子時(shí)，浮柵管導(dǎo)通；當(dāng)浮柵中注入電子后，浮柵管截止。浮柵管的浮柵在原始狀態(tài)沒(méi)有電子，如果把源極和襯底接地，且在源-漏極間加電壓脈沖產(chǎn)生足夠強(qiáng)的電場(chǎng)，使電子加速躍入浮柵中，則使浮柵帶上負(fù)電荷，電壓脈沖消除后，浮柵上的電子可以長(zhǎng)期保留；當(dāng)浮柵管受到紫外光照射時(shí)，浮柵上的電子將流向襯底，擦除所記憶的信息，而為重新編程做好準(zhǔn)備。eprom以及大多數(shù)的fpga器件采用這種工藝編程。這類(lèi)器件可多次編程，但需用編程器
浮柵型紫外線(xiàn)擦除熔絲結(jié)構(gòu)
3）浮柵型電可寫(xiě)電擦除編程技（e2prom）
此類(lèi)器件在cmos管的浮柵與漏極間有一薄氧化層區(qū)，其厚度為10μm～15μm，可產(chǎn)生隧道效應(yīng)。編程（寫(xiě)入）時(shí)，漏極接地，柵極加20v的脈沖電壓，襯底中的電子將通過(guò)隧道效應(yīng)進(jìn)入浮柵，浮柵管正常工作時(shí)處于截止?fàn)顟B(tài)，脈沖消除后，浮柵上的電子可以長(zhǎng)期保留；若將其控制柵極接地，漏極加20v的脈沖電壓，浮柵上的電子又將通過(guò)隧道效應(yīng)返回襯底，則使該管正常工作時(shí)處于導(dǎo)通狀態(tài)，達(dá)到對(duì)該管擦除的目的。編程和擦除都是通過(guò)在漏極和控制柵極上加入一定幅度和極性的電脈沖來(lái)實(shí)現(xiàn)，可由用戶(hù)在“現(xiàn)場(chǎng)”用編程器來(lái)完成。
浮柵型電可擦除熔絲結(jié)構(gòu)
4）sram編程技術(shù)
與浮柵型熔絲結(jié)構(gòu)基本相同。sram編程技術(shù)是在fpga器件中采用的主要編程工藝之一。sram型的fpga是易失性的，斷電后其內(nèi)部編程數(shù)據(jù)（構(gòu)造代碼）將丟失，需在外部配接rom存放fpga的編程數(shù)據(jù)
3．基于eda的cpld/fpga應(yīng)用
cpld/fpga產(chǎn)品可輕易地實(shí)現(xiàn)紅外線(xiàn)編程、超聲編程或無(wú)線(xiàn)編程，或通過(guò)電話(huà)線(xiàn)遠(yuǎn)程編程，編程方式簡(jiǎn)便、先進(jìn)。這些功能在工控、智能儀表、通信和軍事上有特別用途。