時序邏輯電路由組合電路和存儲電路兩部分組成，通過反饋回路將兩部分連成一個整體。時序邏輯電路的一般結(jié)構(gòu)如圖1所示。
圖1
圖中，x1，…，xn為時序邏輯電路的輸入信號，又稱為組合電路的外部輸入信號；z1，…，zm為時序邏輯電路的輸出信號，又稱為組合電路的外部輸出信號；y1，…，ys為時序邏輯電路的“狀態(tài)”，又稱為組合電路的內(nèi)部輸入信號；y1，…，yr為時序邏輯電路中的激勵信號，又稱為組合電路的內(nèi)部輸出信號，它決定電路下一時刻的狀態(tài)；cp為時鐘脈沖信號，它是同步時序邏輯電路中的定時信號。
時序邏輯電路的狀態(tài)y1，…，ys是存儲電路對過去輸入信號記憶的結(jié)果，它隨著外部信號的作用而變化。在對電路功能進(jìn)行研究時，通常將某一時刻的狀態(tài)稱為“現(xiàn)態(tài)”，記yn，簡記為y；而把在某一現(xiàn)態(tài)下，外部信號發(fā)生變化時即將到達(dá)的新的狀態(tài)稱為“次態(tài)”，記作yn+1。
時序邏輯電路具有如下特征：
① 電路由組合電路和存儲電路組成，具有對過去輸入進(jìn)行記憶的功能；
② 電路中包含反饋回路，通過反饋使電路功能與“時序”相關(guān)；
③ 電路的輸出由電路當(dāng)時的輸入和狀態(tài)(過去的輸入)共同決定。