電容是電子產品開發(fā)過程中，一個無法繞開的產品，電容雖小，作用卻很大，基本上任何一個電子產品上，都會有各種各樣的電容產品。每當我們拆開一個小小的電子產品時，總是會看到一些米粒大小的電子元器件，這里面其中就包含了電容產品。
雖然電容產品與人們的日常生活關聯(lián)不大，但是對于電子開發(fā)人員來說，卻有著特殊的緊密聯(lián)系。今天我們就從開發(fā)人員的角度來為大家，介紹一下電容的相關知識，讓普通的消費者無需從專業(yè)的角度，也能夠理解電容，認識電容。
電容的頻率有哪些特征？從電路的角度上來看這個問題的時候，我們會發(fā)現(xiàn)電路上存在驅動的源和被驅動的負載。每當負載的電容比較大的時候，驅動電路就要實現(xiàn)電容充電、放電，在旌旗燈號的跳變，在回升沿比擬峻峭的時間，電流比較大，如許驅動的電流就會吸取很大的電源電流，因為電路中的電感，電阻（特別是芯片管腳上的電感，會發(fā)生反彈），這類電流相對失常情形來講實際上便是一種噪聲，會影響前級的失常事情。這便是耦合。
去藕電容便是起到一個電池的感化，饜足驅動電路電流的變遷，防止相互間的耦合滋擾。
旁路電容實踐也是去藕合的，只是旁路電容普通是指高頻旁路，也便是給高頻的開關噪聲進步一條低阻抗泄防路子。高頻旁路電容普通比較小，依據(jù)諧振頻次普通是0.1u，0.01u等，而去耦合電容普通比較大，是10u或許更大，根據(jù)電路中漫衍參數(shù)，以及驅動電流的變遷巨細來肯定。
去耦和旁路都可以看做濾波。去耦電容相當于電池，防止因為電流的漸變而使電壓降低，相當于濾紋波。詳細容值能夠依據(jù)電流的巨細、冀望的紋波巨細、感化時候的巨細來計較。去耦電容普通都很大，對更高頻次的噪聲，基礎有效。旁路電容便是針對高頻來的，也便是利用了電容的頻次阻抗特點。電容普通都可以算作一個rlc串連模子。在某個頻次，會產生諧振，此時電容的阻抗就即是其esr。假如看電容的頻次阻抗曲線圖，就會發(fā)明普通都是一個v形的曲線。詳細曲線與電容的介質無關，以是抉擇旁路電容還要思量電容的介質，一個比擬保險的要領便是多并幾個電容。
去耦電容在集成電路電源和地之間的有兩個感化：一方面是本集成電路的蓄能電容，另外一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典范的去耦電容值是0.1μf。這個電容的漫衍電感的典型值是5μh。0.1μf的去耦電容有5μh的漫衍電感，它的并行共振頻次大約在7mhz擺布，也就是說，關于10mhz如下的噪聲有較好的去耦結果，對40mhz以上的噪聲幾乎不起作用。1μf、10μf的電容，并行共振頻次在20mhz以上，去除高頻噪聲的結果要好一些。每10片擺布集成電路要加一片充放電電容，或1個蓄能電容，可選10μf擺布。最佳不消電解電容，電解電容是兩層薄膜卷起來的，這類卷起來的布局在高頻時表現(xiàn)為電感。要應用鉭電容或聚碳酸酯電容。去耦電容的選用其實不嚴峻，可按c=1/f，即10mhz取0.1μf，100mhz取0.01μf。
退耦道理：（去耦即退耦）
高手和長輩們老是奉告咱們如許的教訓規(guī)則：“在電路板的電源接入端擱置一個1～10μf的電容，濾除低頻噪聲；在電路板上每一個器件的電源與地線之間擱置一個0.01～0.1μf的電容，濾除高頻噪聲?！痹跁昀锟梢曰蛟S失掉的大多數(shù)的高速pcb設想、高速數(shù)字電路設想的經典教程中也不厭其煩的援用該首選規(guī)則（老外俗稱rule of thumb）。然則為何要如許應用呢？
首先就我的懂得先容兩個經常使用的簡略觀點。
甚么是旁路？旁路（bypass），是指給旌旗燈號中的某些無害部份供應一條低阻抗的通路。電源中高頻滋擾是典范的無用成份，需求將其在進入目的芯片以前提早干掉，普通咱們接納電容抵達該目標。用于該目標的電容便是所謂的旁路電容（bypass capacitor）,它利用了電容的頻次阻抗特點（現(xiàn)實電容的頻次特點隨頻次的降低，阻抗下降，這個地球人都曉得），能夠看出旁路電容首要針對高頻滋擾（高是相對于的，普通覺得20mhz以上為高頻滋擾，20mhz以下為低頻紋波）。
甚么是退耦？退耦（decouple）， 最先用于多級電路中，為保障先后級間通報旌旗燈號而不相互影響各級動態(tài)事情點的而采用的步伐。在電源中退耦暗示，當芯片外部舉行開關行動或輸入產生變化時，需 要剎時從電源在線抽取較大電流，該剎時的大電流大概致使電源在線電壓的下降，從而惹起對本身和其余器件的滋擾。為了縮小這類滋擾，需要在芯片鄰近配置一個 儲電的“小池塘”以供應這類剎時的大電流才能。
在電源電路中，旁路和退耦都是為了縮小電源噪聲。旁路首要是為了縮小電源上的噪聲對器件自身的滋擾（自我維護）；退耦是為了縮小器件發(fā)生的噪聲對電源的滋擾（家丑不外揚）。有人說退耦是針對低頻、旁路是針對高頻，我覺得如許說是不正確的，高速芯片外部開關操縱大概高達上ghz，由此惹起對電源線的滋擾顯然曾經不屬于低頻的局限，為此目標的退耦電容異樣需求有很好的高頻特點。本文如下接頭中其實不決心區(qū)別退耦和旁路，覺得都是為了濾除噪聲，而不論該噪聲的起源。
簡略說了然旁路和退耦以后，咱們來看看芯片事情時是怎么樣在電源線上發(fā)生滋擾的。咱們創(chuàng)建一個簡略的io buffer模子，輸入接納圖騰柱io驅動電路，由兩個互補mos管構成的輸入級驅動一個帶有串連源端立室電阻的傳輸線（傳輸線阻抗為z0）。
設電源引腳和地引腳的封裝電感和引線電感之和分別為：lv和lg。兩個互補的mos管（接地的nmos和接電源的pmos）簡略作為開關應用。假定初始時辰傳輸在線各點的電壓和電流均為零，在某一時辰器件將驅動傳輸線為高電平，這時器件就需要從電源管腳吸取電流。在時候t1，使pmos管導通，電流從pcb板上的vcc流入，流經封裝電感l(wèi)v，超過pmos管，串連終端電阻，而后流入傳輸線，輸入電流幅度為vcc/（2×z0）。電流在傳輸線網絡上繼續(xù)一個殘缺的前往（round-trip）時候，在時候t2完結。以后全部傳輸線處于電荷布滿狀況，不需要額定流入電流來維持。當電流霎時涌過封裝電感l(wèi)v時，將在芯片外部的電源供應點發(fā)生電壓被拉低的擾動。該擾動在電源中被稱之為同步開關噪聲（ssn，simultaneous switching noise；sso，simultaneous switching output noise）或delta i噪聲。
在時候t3，封閉pmos管，這一行動不會致使脈沖噪聲的發(fā)生，由于在此以前pmos管始終處于關上狀況且沒有電流流過的。同時關上nmos管，這時候傳輸線、地立體、封裝電感l(wèi)g以及nmos管構成一回路，有霎時電流流過開關b，如許在芯片外部的地結點處發(fā)生參考電平點被舉高的擾動。該擾動在電源體系中被稱之為地彈噪聲（ground bounce，我小我私家讀著地tan）。
實踐電源體系中存在芯片引腳、pcb走線、電源層、底層等任何互聯(lián)機都存在必定電感值，是以下面就ic級闡發(fā)的ssn和地彈噪聲在舉行board level闡發(fā)時，以異樣的體式格局存在，而不單單局限于芯片外部。就全部電源漫衍體系來講（power distribute system）來講，這便是所謂的電源電壓陷落噪聲。由于芯片輸入的開關操縱以及芯片外部的操縱，需求剎時的從電源抽取較大的電流，而電源特點來講不克不及倏地響應當電流變遷，高速開關電源開關頻次也唯一mhz量級。為了保障芯片鄰近電源在線的電壓不至于由于ssn和地彈噪聲下降跨越器件手冊劃定的容限，這就需要在芯片鄰近為高速電流需要供應一個儲能電容，這便是咱們所要的退耦電容。
所有思量起點都是為了下降電源地之間的感抗饜足電源最大容抗的條件下），在有剎時大電流流過電源體系時，不至于發(fā)生大的噪聲滋擾芯片的電源地引腳。
電容頻次特點電容器實踐等效電路如圖1所示此中c為靜電容，1rp泄露電阻，也稱為絕緣電阻，值越大（通常在gω級以上泄電越小功能也就越靠得住由于pp平日很大（gω級以上），所以在實踐使用能夠疏忽，cda和rda分別為介質吸取電容和介質吸取電阻。介質吸取是一種有滯后性子外部電荷漫衍倏地放電后處于開路狀況的電容器復原一部分電荷。