邊沿d 觸發(fā)器:
負跳沿觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在cp 高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在cp 觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿d觸發(fā)器也稱為維持-阻塞邊沿d觸發(fā)器。
電路結(jié)構(gòu): 該觸發(fā)器由6個與非門組成，其中g(shù)1和g2構(gòu)成基本rs觸發(fā)器。
工作原理:
sd 和rd 接至基本rs 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當sd=0且rd=1時,不論輸入端d為何種狀態(tài)，都會使q=1，q=0，即觸發(fā)器置1；當sd=1且rd=0時，觸發(fā)器的狀態(tài)為0,sd和rd通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。工作過程如下：
1.cp=0時，與非門g3和g4封鎖，其輸出q3=q4=1，觸發(fā)器的狀態(tài)不變。同時，由于q3至q5和q4至q6的反饋信號將這兩個門打開，因此可接收輸入信號d，q5=d，q6=q5=d。
2.當cp由0變1時觸發(fā)器翻轉(zhuǎn)。這時g3和g4打開，它們的輸入q3和q4的狀態(tài)由g5和g6的輸出狀態(tài)決定。q3=q5=d，q4=q6=d。由基本rs觸發(fā)器的邏輯功能可知，q=d。
3.觸發(fā)器翻轉(zhuǎn)后，在cp=1時輸入信號被封鎖。這是因為g3和g4打開后，它們的輸出q3和q4的狀態(tài)是互補的,即必定有一個是0，若q3為0，則經(jīng)g3輸出至g5輸入的反饋線將g5封鎖，即封鎖了d通往基本rs 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線稱為置0維持線,置1阻塞線。q4為0時，將g3和g6封鎖，d端通往基本rs觸發(fā)器的路徑也被封鎖。q4輸出端至g6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；q4輸出至g3輸入的反饋線起到阻止觸發(fā)器置0的作用,稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器。總之，該觸發(fā)器是在cp正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強的抗干擾能力和更高的工作速度。功能描述
1.狀態(tài)轉(zhuǎn)移真值表
2.特征方程 qn+1=d
3.狀態(tài)轉(zhuǎn)移圖
脈沖特性:
1.建立時間:由圖7.8.4維持阻塞觸發(fā)器的電路可見,由于cp信號是加到門g3和g4上的,因而在cp上升沿到達之前門g5和g6輸出端的狀態(tài)必須穩(wěn)定地建立起來。輸入信號到達d端以后，要經(jīng)過一級門電路的傳輸延遲時間g5的輸出狀態(tài)才能建立起來,而g6的輸出狀態(tài)需要經(jīng)過兩級門電路的傳輸延遲時間才能建立,因此d端的輸入信號必須先于cp的上升沿到達，而且建立時間應(yīng)滿足： tset≥2tpd。
2.保持時間：由圖7.8.4可知，為實現(xiàn)邊沿觸發(fā),應(yīng)保證cp=1期間門g6的輸出狀態(tài)不變,不受d端狀態(tài)變化的影響。為此，在d=0的情況下，當cp上升沿到達以后還要等門g4輸出的低電平返回到門g6的輸入端以后,d端的低電平才允許改變。因此輸入低電平信號的保持時間為thl≥tpd。在 d=1的情況下，由于cp上升沿到達后g3的輸出將g4封鎖，所以不要求輸入信號繼續(xù)保持不變,故輸入高電平信號的保持時間thh=0。
3.傳輸延遲時間：由圖7.8.3不難推算出，從cp上升沿到達時開始計算,輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時間tphl和由低電平變?yōu)楦唠娖降膫鬏斞舆t時間tplh分別是:tphl=3tpd tplh=2tpd
4.最高時鐘頻率：為保證由門g1～g4組成的同步rs觸發(fā)器能可靠地翻轉(zhuǎn)，cp高電平的持續(xù)時間應(yīng)大于 tphl,所以時鐘信號高電平的寬度twh應(yīng)大于tphl。而為了在下一個cp上升沿到達之前確保門g5和g6新的輸出 電平得以穩(wěn)定地建立，cp低電平的持續(xù)時間不應(yīng)小于門g4的傳輸延遲時間和tset之和，即時鐘信號低電平的寬度twl≥tset+tpd，因此得到:
最后說明一點，在實際集成觸發(fā)器中，每個門傳輸時間是不同的，并且作了不同形式的簡化，因此上面討論的結(jié)果只是一些定性的物理概念。其真實參數(shù)由實驗測定。
集成觸發(fā)器:
集成d觸發(fā)器的定型產(chǎn)品種類比較多，這里介紹雙d觸發(fā)器74hc74,實際上，74型號的產(chǎn)品種類較多，比如還有7474、74h74等。
通過圖7.8.5中的邏輯符號和d觸發(fā)器74hc74的邏輯功能表我們可以看出，hc74是帶有預(yù)置、清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器。
綜上所述，對邊沿d觸發(fā)器歸納為以下幾點：
1.邊沿d觸發(fā)器具有接收并記憶信號的功能，又稱為鎖存器； 2.邊沿d觸發(fā)器屬于脈沖觸發(fā)方式； 3.邊沿d觸發(fā)器不存在約束條件和一次變化現(xiàn)象，抗干擾性能好，工作速度快。
d觸發(fā)器工作原理
主從jk觸發(fā)器是在cp脈沖高電平期間接收信號，如果在cp高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器產(chǎn)生與邏輯功能表不符合的錯誤狀態(tài)。邊沿觸發(fā)器的電路結(jié)構(gòu)可使觸發(fā)器在cp脈沖有效觸發(fā)沿到來前一瞬間接收信號，在有效觸發(fā)沿到來后產(chǎn)生狀態(tài)轉(zhuǎn)換，這種電路結(jié)構(gòu)的觸發(fā)器大大提高了抗干擾能力和電路工作的可靠性。下面以維持阻塞d觸發(fā)器為例介紹邊沿觸發(fā)器的工作原理。
維持阻塞式邊沿d觸發(fā)器的邏輯圖和邏輯符號如圖9-7所示。該觸發(fā)器由六個與非門組成，其中g(shù)1、g2構(gòu)成基本rs觸發(fā)器，g3、g4組成時鐘控制電路，g5、g6組成數(shù)據(jù)輸入電路。和分別是直接置0和直接置1端，有效電平為低電平。分析工作原理時，設(shè)和均為高電平，不影響電路的工作。電路工作過程如下。
(a) 邏輯圖 (b) 邏輯符號
圖9-7 維持阻塞型d觸發(fā)器
① cp=0時，與非門g3和g4封鎖，其輸出為1，觸發(fā)器的狀態(tài)不變。同時，由于至g5和至g6的反饋信號將這兩個門g5、g6打開，因此可接收輸入信號，使=，==。
② 當cp由0變1時，門g3和g4打開，它們的輸出和的狀態(tài)由g5和g6的輸出狀態(tài)決定。==，==。由基本rs觸發(fā)器的邏輯功能可知，=。
③ 觸發(fā)器翻轉(zhuǎn)后，在cp=1時輸入信號被封鎖。g3和g4打開后，它們的輸出和的狀態(tài)是互補的，即必定有一個是0，若為0，則經(jīng)g4輸出至g6輸入的反饋線將g6封鎖，即封鎖了d通往基本rs觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱為置0維持線，置1阻塞線。g3為0時，將g4和g5封鎖，d端通往基本rs觸發(fā)器的路徑也被封鎖；g3輸出端至g5反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；g3輸出端至g4輸入的反饋線起到阻止觸發(fā)器置0的作用，稱為置0阻塞線。因此，該觸發(fā)器稱為維持阻塞觸發(fā)器。