使用和結(jié)構(gòu)和行為vhdl可以搭建出一個(gè)計(jì)數(shù)器電路。在結(jié)構(gòu)性技術(shù)器設(shè)計(jì)中，先列舉所有需要的觸發(fā)器并作為其器件，然后描述出下一狀態(tài)邏輯來驅(qū)動(dòng)每個(gè)觸發(fā)器的d輸入（數(shù)據(jù)輸入）。與行為性vhdl設(shè)計(jì)相比，這種設(shè)計(jì)方法非常冗長(zhǎng)乏味，但是卻能開發(fā)出很好的方案模型。
在任何標(biāo)準(zhǔn)的vhdl環(huán)境中，行為性計(jì)數(shù)器都可以很好的利用ieee std_logic_unsigned庫。使用slu庫，所有的std_logic數(shù)據(jù)類型都可以使用標(biāo)準(zhǔn)算術(shù)操作符，從而使計(jì)數(shù)器設(shè)計(jì)相當(dāng)簡(jiǎn)單。注意，計(jì)數(shù)器的計(jì)數(shù)輸出是一個(gè)名稱為b的矢量，且被定義為‘inout’類型，從而在賦值操作符兩邊都可以使用該矢量。