同步時(shí)序邏輯電路的特點(diǎn)
各觸發(fā)器的時(shí)鐘端全部連接在一起，并接在系 統(tǒng)時(shí)鐘 端
只有當(dāng)時(shí)鐘脈沖到來時(shí)，電路的狀態(tài)才能改變
改變后的狀態(tài)將一直保持到下一個(gè)時(shí)鐘脈沖 的到來，此時(shí)無論外部輸入 x 有無變化
狀態(tài)表中的每個(gè)狀態(tài)都是穩(wěn)定的
異步時(shí)序邏輯電路的特點(diǎn)
電路中除可以使用帶時(shí)鐘的觸發(fā)器外，還可以使用不帶時(shí)鐘的觸發(fā)器和延遲元件作為存儲(chǔ)元件
電路中沒有統(tǒng)一的時(shí)鐘
電路狀態(tài)的改變由外部輸入的變化直接引起
根據(jù)外部輸入是脈沖信號(hào)還是電平信號(hào)，可將異步時(shí)序邏輯電路分為脈沖異步時(shí)序電路和
電平異步時(shí)序電路
對(duì)輸入脈沖信號(hào)的兩點(diǎn)限制：
在兩個(gè)或兩個(gè)以上的輸入線上不允許同時(shí)出現(xiàn) 脈沖信號(hào)
第二個(gè)輸入脈沖的到達(dá)，必須在第一個(gè)輸入脈 沖所引起的整個(gè)電路響應(yīng)結(jié)束之后
脈沖異步時(shí)序邏輯電路的分析
分析方法基本上與同步時(shí)序邏輯電路相似，只是要注意觸發(fā)器時(shí)鐘端的輸入情況。在同步時(shí)序電
路中，時(shí)鐘端的輸入僅為 “ 時(shí)間 ” 。
分析步驟如下 ：
(1) 寫出電路的輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式
(2) 列出電路的狀態(tài)轉(zhuǎn)移真值表或?qū)懗龃螒B(tài)方程組
(3) 作狀態(tài)表和狀態(tài)圖
(4) 畫出時(shí)間圖和用文字描述電路的邏輯功能
從分析步驟來看，異步時(shí)序電路的分析與同步時(shí)序電路分析相同，但是每一步實(shí)施時(shí)又有所不同
。下面通過例子介紹 脈沖異步時(shí)序電路的分析方法
例 ：分析下圖所示的脈沖異步時(shí)序邏輯電路
解：
該電路當(dāng)連續(xù)輸入兩個(gè)或多個(gè) x 1 脈沖時(shí)，輸出一個(gè)或多個(gè)脈沖，其它情況下輸出為 0 。它是
一個(gè) x 1 脈沖檢測(cè)器
設(shè)計(jì)方法與同步時(shí)序邏輯電路相似，但如果觸發(fā)器有時(shí)鐘控制端的話應(yīng)將其作為激勵(lì)來
考慮，并注意脈沖異步時(shí)序電路對(duì)輸入脈沖的兩個(gè)限制條件。
由觀察法可見該表已是最簡(jiǎn)狀態(tài)表，無需再化簡(jiǎn)
將時(shí)鐘控制端當(dāng)作激勵(lì)端來看 . 故可得以下 d 觸發(fā)器的激勵(lì)表 :
設(shè)計(jì)時(shí)將 d 觸發(fā)器的特征方程寫為 :
例 : 試用 j-k 觸發(fā)器設(shè)計(jì)一個(gè)異步六進(jìn)制加法計(jì)數(shù) 器 .