這里所說的分析，指的是邏輯分析，即分析已給定邏輯電路的邏輯功能，找出輸出邏輯函數(shù)與輸入邏輯變量之間的邏輯關(guān)系。
1.分析的目的：根據(jù)給定的邏輯電路圖，經(jīng)過分析確定電路能完成的邏輯功能。有時(shí)分析的目的在于檢驗(yàn)新設(shè)計(jì)的邏輯電路是否實(shí)現(xiàn)了預(yù)定的邏輯功能。
2.分析的方法：組合邏輯電路的分析步驟大致如下：
(1）由邏輯圖寫出各輸出端的邏輯表達(dá)式；
(2）化簡和變換各邏輯表達(dá)式；
(3）列出真值表；
(4）根據(jù)真值表和邏輯表達(dá)式對邏輯電路進(jìn)行分析，最后確定其功能。
一般過程如圖1所示：
圖1 組合邏輯電路分析步驟
例1 已知邏輯電路如圖2所示，分析該電路的功能。
解：第一步，根據(jù)邏輯電路寫出輸出函數(shù)的邏輯表達(dá)式為 l=a⊕b⊕c=(a⊕b)⊕c
第二步，寫真值表。將輸入變量a、b、c 8種可能的組合一一列出，為了方便起見，表中增加中間變量a⊕b。根據(jù)每一組變量取值的情況和上述表達(dá)式，分別確定a⊕b的值和l值，填入表中，如表1所示。
圖2例1的邏輯圖
表1 例1的真值表
a
b
c
a⊕b
l=a⊕b⊕c
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
1
1
0
1
0
0
1
1
1
0
1
1
0
1
1
0
0
0
1
1
1
0
1
第三步，分析真值表后可知，當(dāng)a、b、c3個(gè)輸入變量中取值有奇數(shù)個(gè)1時(shí)，l為1，否則l為0。可見該電路可用于檢查3位二進(jìn)制碼的奇偶性，由于它在輸入的二進(jìn)制碼中含有奇數(shù)個(gè)1時(shí)，輸出有效信號(hào)，因此稱為奇校驗(yàn)電路。
例2一個(gè)雙輸入端、雙輸出端的組合邏輯電路如圖3所示，分析該電路的功能。
解：第一步，由邏輯圖寫出邏輯表達(dá)式，并進(jìn)行化簡和變換。
圖3例2圖
第二步，列寫真值表，如表2所示。
表2 例2的真值表
輸 入
輸 出
輸 入
輸 出
a b
s c
a b
s c
0 0
0 0
1 0
1 0
0 1
1 0
1 1
0 1
第三步，分析真值表可知，a、b都是0時(shí)，s為0，c也為0；當(dāng)a、b有1個(gè)為1時(shí)，s為1，c為0；當(dāng)a、b都是1時(shí)，s為0，c為1。這符合兩個(gè)1位二進(jìn)制數(shù)相加的原則，即a、b為兩個(gè)加數(shù)，s是它們的和，c是向高位的進(jìn)位.這種電路可用于實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)的相加，實(shí)際上它是運(yùn)算器中的基本單元電路，稱為半加器。
對于比較簡單的組合邏輯電路，有時(shí)也可用畫波形圖的方法進(jìn)行分析。為了避免出錯(cuò)，通常是根據(jù)輸入波形，逐級(jí)畫出輸出波形，最后根據(jù)邏輯圖的輸出端與輸入端波形之間的關(guān)系確定功能。用畫波形圖的分析法對例1和例2的分析結(jié)果分別如圖4和圖5所示。
圖4例2的波形分析圖
圖5例2的波形分析圖
三位奇數(shù)檢驗(yàn)器是演示組合邏輯電路功能，寫出了輸出端的邏輯表達(dá)式。當(dāng)輸入量a、b、c只有其中一個(gè)或三個(gè)同時(shí)為1時(shí)，輸出為1，否則輸出為0，即同時(shí)輸入奇數(shù)個(gè)1時(shí)，輸出為1，因此該邏輯電路為三位奇數(shù)檢驗(yàn)器，又稱奇偶校驗(yàn)器。