設(shè)計(jì)電路，必須具備最基礎(chǔ)的元件知識，基本能知道元件的參數(shù)和特性。了解各種電路的元件組成；熟悉模擬電路和數(shù)字電路，并且會編程。最好，先從制作電源入手；然后多了解現(xiàn)代高科技產(chǎn)品，看看他們的硬件構(gòu)成。
1、如果設(shè)計(jì)的電路系統(tǒng)中包含fpga器件，則在繪制原理圖前必需使用quartus ii軟件對管腳分配進(jìn)行驗(yàn)證。(fpga中某些特殊的管腳是不能用作普通io的)
2、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內(nèi)電層、信號內(nèi)電層、電源、信號平面層。6層以上板(優(yōu)點(diǎn)是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分割電源層，產(chǎn)生寄生效應(yīng))。
3、多電源系統(tǒng)的布線：如fpga+dsp系統(tǒng)做6層板，一般至少會有3.3v+1.2v+1.8v+5v。
3.3v一般是主電源，直接鋪電源層，通過過孔很容易布通全局電源網(wǎng)絡(luò)。
5v一般可能是電源輸入，只需要在一小塊區(qū)域內(nèi)鋪銅。且盡量粗(你問我該多粗——能多粗就多粗，越粗越好)
1.2v和1.8v是內(nèi)核電源(如果直接采用線連的方式會在面臨bga器件時(shí)遇到很大困難)，布局時(shí)盡量將1.2v與1.8v分開，并讓1.2v或1.8v內(nèi)相連的元件布局在緊湊的區(qū)域，使用銅皮的方式連接，如下圖：
總之，因?yàn)殡娫淳W(wǎng)絡(luò)遍布整個(gè)pcb，如果采用走線的方式會很復(fù)雜而且會繞很遠(yuǎn)，使用鋪銅皮的方法是一種很好的選擇!
4、鄰層之間走線采用交叉方式：既可減少并行導(dǎo)線之間的電磁干擾(高中學(xué)的哦)，又方便走線(參考資料1)。，如下圖為某pcb中相鄰兩層的走線，大致是一橫一豎。
5、模擬數(shù)字要隔離，怎么個(gè)隔離法?布局時(shí)將用于模擬信號的器件與數(shù)字信號的器件分開，然后從ad芯片中間一刀切!
模擬信號鋪模擬地，模擬地/模擬電源與數(shù)字電源通過電感/磁珠單點(diǎn)連接。
6、基于pcb設(shè)計(jì)軟件的pcb設(shè)計(jì)也可看做是一種軟件開發(fā)過程，軟件工程最注重“迭代開發(fā)”的思想，我覺得pcb設(shè)計(jì)中也可以引入該思想，減少pcb錯誤的概率。
(1) 原理圖檢查，尤其注意器件的電源和地(電源和地是系統(tǒng)的血脈，不能有絲毫疏忽)
(2) pcb封裝繪制(確認(rèn)原理圖中的管腳是否有誤)
(3) pcb封裝尺寸逐一確認(rèn)后，添加驗(yàn)證標(biāo)簽，添加到本次設(shè)計(jì)封裝庫
(4) 導(dǎo)入網(wǎng)表，邊布局邊調(diào)整原理圖中信號順序(布局后不能再使用orcad的元件自動編號功能)
(5) 手工布線(邊布邊檢查電源地網(wǎng)絡(luò)，前面說過：電源網(wǎng)絡(luò)使用鋪銅方式，所以少用走線)
總之，pcb設(shè)計(jì)中的指導(dǎo)思想就是邊繪制封裝布局布線邊反饋修正原理圖(從信號連接的正確性、信號走線的方便性考慮)。
7、晶振離芯片盡量近，且晶振下盡量不走線，鋪地網(wǎng)絡(luò)銅皮。多處使用的時(shí)鐘使用樹形時(shí)鐘樹方式布線。
8、連接器上信號的排布對布線的難易程度影響較大，因此要邊布線邊調(diào)整原理圖上的信號(但千萬不能重新對元器件編號)
9、多板接插件的設(shè)計(jì)：
(1) 使用排線連接：上下接口一致
(2) 直插座：上下接口鏡像對稱，如下圖
10、模塊連接信號的設(shè)計(jì)：
(1) 若2個(gè)模塊放置在pcb同一面，如下：管教序號大接小小接大(鏡像連接信號)
(2) 若2個(gè)模塊放在pcb不同面，則管教序號小接小大接大
這樣做能放置信號像上面的右圖一樣交叉。當(dāng)然，上面的方法不是定則，我總是說，凡事隨需而變(這個(gè)只能自己領(lǐng)悟)，只不過在很多情況下按這種方式設(shè)計(jì)很管用罷了。
11、電源地回路的設(shè)計(jì)：
上圖的電源地回路面積大，容易受電磁干擾
上圖通過改進(jìn)——電源與地線靠近走線，減小了回路面積，降低了電磁干擾(679/12.8，約54倍)。因此，電源與地盡量應(yīng)該靠近走線!而信號線之間則應(yīng)該盡量避免并行走線，降低信號之間的互感效應(yīng)。