從以下幾個方面進行選擇 :
1．邏輯單元
cpld中的邏輯單元是大單元，通常其變量數(shù)約20～28個。由于這樣的單元功能強大，一般的邏輯在單元內(nèi)均可實現(xiàn)，因而其互連關(guān)系簡單，一般通過集總總線即可實現(xiàn)。電路的延時通常在數(shù)納秒至十?dāng)?shù)納秒。與同樣集成規(guī)模的fpga芯片相比內(nèi)部觸發(fā)器的數(shù)量較少。大單元的cpld較適合邏輯型系統(tǒng)，如控制器等，這種系統(tǒng)邏輯復(fù)雜，輸入變量多，但對觸發(fā)器的需求量相對較少。
fpga邏輯單元是小單元，其輸入變量數(shù)通常只有幾個，因而采用查表結(jié)構(gòu)（即prom形式），每單元只有1～2個觸發(fā)器。這樣的工藝結(jié)構(gòu)占用芯片面積小，速度高，每塊芯片上能集成的單元數(shù)多，但邏輯單元的功能較弱。如欲實現(xiàn)一個較復(fù)雜的邏輯功能，需要幾個這樣的單元組合才能完成。電路的延時時間不定，互連關(guān)系也較復(fù)雜。小單元的fpga較適合數(shù)據(jù)型系統(tǒng)，這種系統(tǒng)所需的觸發(fā)器數(shù)多，但邏輯相對簡單。
2．內(nèi)部互連資源與連線結(jié)構(gòu)
fpga單元小、互連關(guān)系復(fù)雜，所以使用的互連方式較多， fpga的分段式互連結(jié)構(gòu)是利用不同長度的幾種金屬線通過旁路晶體管或反熔絲的連接，把各個功能單元連接起來；有單長線、雙長線、長線等方式。所以fpga在使用時，除了邏輯設(shè)計外，還要進行延時設(shè)計。通常需經(jīng)數(shù)次設(shè)計，方可找出最佳方案。 cpld單元大。cpld不采用分段互連方式，它的連續(xù)式互連結(jié)構(gòu)是利用具有同樣長度的一些金屬線實現(xiàn)功能單元之間的互連，即使用的是集總總線，所以其總線上任意一對輸入端與輸出端之間的延時相等，且是可預(yù)測的，產(chǎn)品可以給出引腳到引腳的最大延遲時間。此外，cpld還具有很寬的輸入結(jié)構(gòu)，適合于實現(xiàn)高級的有限狀態(tài)機。cpld的主要缺點是功耗大，15000門以上的cpld的功耗要高于fpga、門陣列和分立器件。
3．編程工藝
cpld屬于只讀（rom）型編程，可以反復(fù)編程，但它們一經(jīng)編程，片內(nèi)邏輯就被固定，如果數(shù)據(jù)改變就要進行重新擦寫。這類編程工藝不僅可靠性較高，而且都可以加密。但占用面積較大，功耗較大（反熔絲工藝除外）。
fpga芯片采用ram型編程，相同集成規(guī)模的芯片中的觸發(fā)器數(shù)目多，功耗低，但掉電后信息不能保存，必須與存儲器聯(lián)用。每次上電時須先對芯片配置，然后方可使用。但ram型fpga卻可以在工作時更換其內(nèi)容，實現(xiàn)不同的邏輯，則也是可取的。
4．規(guī)模
邏輯電路在中小規(guī)模范圍內(nèi)，選用cpld價格較便宜，能直接用于系統(tǒng)。各系列的cpld器件的邏輯規(guī)模覆蓋面屬中小規(guī)模，器件有很寬的可選范圍，上市速度快，市場風(fēng)險小。對于大規(guī)模的邏輯設(shè)計,則多采用fpga.
5．fpga和cpld封裝形式的選擇
fpga和cpld器件的封裝形式很多。同一型號的器件可以多種不同的封裝。