摘要：以fpga代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片，給出了can總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以sja1000為can總線控制器、fpga為主控制器，設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路?；趯?duì)can總線控制器的功能分析，并應(yīng)用verilog語言進(jìn)行軟件設(shè)計(jì)，從而實(shí)現(xiàn)can節(jié)點(diǎn)之間的通信功能。
引言
can總線允許高達(dá)1mbit/s通訊速率，支持多主通訊模式，有高抗電磁干擾性而且能夠檢測出通信過程中產(chǎn)生的任何錯(cuò)誤，已被廣泛應(yīng)用到各自動(dòng)化控制系統(tǒng)中。在項(xiàng)目的特殊環(huán)境要求下，can總線通信要求使用fpga作為系統(tǒng)中的主控制器，較之傳統(tǒng)設(shè)計(jì)使用的單片機(jī)，fpga能夠在速度和體積上有更好的適應(yīng)性。fpga一方面減少了電路板的復(fù)雜程度，縮短了實(shí)現(xiàn)周期；另一方面，其豐富的資源、超高的性能和靈活的可編程性，提高了整個(gè)設(shè)備的可靠性，大大增強(qiáng)了電路板設(shè)計(jì)的靈活性和可擴(kuò)展性。文中通過設(shè)計(jì)fpga的接口電路，并利用verilog語言來編程實(shí)現(xiàn)can節(jié)點(diǎn)之間的通信功能。
1、can接口硬件設(shè)計(jì)
1.1can節(jié)點(diǎn)的系統(tǒng)構(gòu)成
一般來說，每個(gè)can模塊能夠被分成3個(gè)不同的功能塊，其結(jié)構(gòu)如圖1所示。can總線收發(fā)器提供can協(xié)議控制器與物理總線之間的接口，控制從can控制器到總線物理層或相反的邏輯電平信號(hào)。它的性能決定了總線接口、總線終端、總線長度和節(jié)點(diǎn)數(shù)，是影響整個(gè)總線網(wǎng)絡(luò)通信性能的關(guān)鍵因素之一。can控制器執(zhí)行在can規(guī)范里規(guī)定的完整的can協(xié)議，它通常用于報(bào)文緩沖和驗(yàn)收濾波，對(duì)外具有與主控制器和總線收發(fā)器的接口。主控制器負(fù)責(zé)執(zhí)行應(yīng)用的功能，例如控制命令的發(fā)送、讀傳感器和處理人機(jī)接口等。它通過對(duì)can控制器進(jìn)行編程，來控制can總線的工作方式和工作狀態(tài)，以及進(jìn)行數(shù)據(jù)的發(fā)送和接收。
圖1can模塊系統(tǒng)構(gòu)成
1.2接口電路設(shè)計(jì)
接口電路如圖2所示。sja1000的ad0~ad7地址數(shù)據(jù)復(fù)用端口、ale地址鎖存端口、rd、wr、片選cs端口均通過轉(zhuǎn)換芯片與fpga的i/o口相連。sja1000的中斷輸出信號(hào)int連入fpga，使can通信可以采用中斷或查詢方式。rst端口的電路實(shí)現(xiàn)sja1000的上電自動(dòng)復(fù)位功能。mode模式選擇端接+5v，設(shè)置sja1000控制器為in模式。sja1000的時(shí)鐘晶振采用16mhz，頻率調(diào)整電容取15pf。r16為終端電阻，設(shè)計(jì)中取120ω。can驅(qū)動(dòng)器pca82c250的rs腳為工作模式選擇位，接地工作于高速模式，接高工作于待機(jī)模式。系統(tǒng)通過電阻r14將芯片設(shè)定于斜率控制模式，電阻值為47kω，這時(shí)can總線應(yīng)工作于低速模式，可提高can總線抵抗射頻干擾的能力。在這種情況下，可直接使用非屏蔽雙絞線作為總線。
設(shè)計(jì)中有2點(diǎn)需要特別注意：*點(diǎn)是fpga并沒有與sja1000直接相連。這是因?yàn)閷?duì)于設(shè)計(jì)選取的fpgaxcv600，其接口電平不支持5vttl的i/o標(biāo)準(zhǔn)，如果與5vi/o標(biāo)準(zhǔn)的sja1000直接相連，將可能導(dǎo)致fpga管腳電流過大，造成器件鎖死或者燒毀。為此采用雙向總線收發(fā)器74alvc164245，把sja1000的5vttl電平信號(hào)ad0~ad7、
、ale轉(zhuǎn)換成3。3vi/o標(biāo)準(zhǔn)信號(hào)，連接到fpga的引腳上。74alvc164245有2個(gè)8位電平轉(zhuǎn)換端口，可獨(dú)立操作。其中電平信號(hào)ad0~ad7必須按順序連接在總線收發(fā)器的一個(gè)8位端口上，不可以分開。第二點(diǎn)是：在can控制器與收發(fā)器之間不采用光電隔離。這是因?yàn)樵黾庸怆姼綦x雖然能增強(qiáng)系統(tǒng)的抗*力，但也會(huì)增加can總線有效回路信號(hào)的傳輸延遲時(shí)間，導(dǎo)致通信速率或距離減少。82c250等型號(hào)的can收發(fā)器本身具備瞬間抗干擾、降低射頻干擾（rfi）以及實(shí)現(xiàn)熱防護(hù)的能力，它具有的電流限制電路還提供了對(duì)總線的進(jìn)一步保護(hù)功能。如果現(xiàn)場傳輸距離近、電磁干擾小，可以不采用光電隔離，以使系統(tǒng)達(dá)到zui大的通信速率或距離。
圖2接口電路
2、系統(tǒng)軟件設(shè)計(jì)
2.1設(shè)計(jì)流程
fpga對(duì)can總線通訊模塊的控制主要包括3部分：can總線節(jié)點(diǎn)初始化、報(bào)文發(fā)送和報(bào)文接收。由于通訊模塊對(duì)接收數(shù)據(jù)的實(shí)時(shí)性要求并不是很高，因此can總線的數(shù)據(jù)接收和發(fā)送采用查詢方式。
2.1.1初始化過程
系統(tǒng)上電后首先對(duì)82c250和sja1000進(jìn)行初始化，以確定工作主頻、波特率、輸出特性等。sja1000的初始化只有在復(fù)位模式下才可以進(jìn)行，初始化主要包括工作方式的設(shè)置、驗(yàn)收濾波方式的設(shè)置、驗(yàn)收屏蔽寄存器（amr）和驗(yàn)收代碼寄存器（acr）的設(shè)置、波特率參數(shù)設(shè)置和中斷允許寄存器（ier）的設(shè)置等。在完成sja1000的初始化設(shè)置以后，sja1000就可以回到工作狀態(tài)，進(jìn)行正常的通信任務(wù)。設(shè)計(jì)中使sja1000工作在pelican的方式下。
2.1.2發(fā)送過程
發(fā)送時(shí)，用戶只需將待發(fā)送的數(shù)據(jù)按特定的格式組合成一幀報(bào)文，送入sja1000發(fā)送緩沖區(qū)中，然后啟動(dòng)sja1000發(fā)送即可。當(dāng)然，在往sja1000發(fā)送緩存區(qū)送報(bào)文之前，必須先判斷發(fā)送緩沖區(qū)是否鎖定，如果鎖定則等待；判斷上次發(fā)送是否完成，未完成則等待發(fā)送完成。fpga通過sja1000向can總線進(jìn)行數(shù)據(jù)發(fā)送的流程圖如圖3所示。
圖3發(fā)送數(shù)據(jù)流程圖
2.1.3接收過程
接收子程序負(fù)責(zé)節(jié)點(diǎn)報(bào)文的接收以及其他情況處理。接收子程序比發(fā)送子程序要復(fù)雜一些，因?yàn)樵谔幚斫邮請?bào)文的過程中，同時(shí)要對(duì)諸如總線關(guān)閉、錯(cuò)誤報(bào)警、接收溢出等情況進(jìn)行處理。只有在總線正常，沒有錯(cuò)誤報(bào)警，并且接收緩沖區(qū)中有新報(bào)文，才開始進(jìn)行數(shù)據(jù)接收操作。對(duì)接收緩沖區(qū)的數(shù)據(jù)讀取完畢后釋放can接收緩沖區(qū)。fpga通過sja1000接收can總線上的數(shù)據(jù)流程圖如圖4所示。
圖4接收數(shù)據(jù)流程圖
2.2fpga頂層模塊設(shè)計(jì)
fpga頂層的模塊設(shè)計(jì)如圖5所示。其中clkdiv模塊是將輸入的50mhz時(shí)鐘clock十分頻后作為模塊基準(zhǔn)時(shí)鐘。sjactrol模塊是控制總線通信的主模塊，而r&w模塊則是根據(jù)主模塊的信號(hào)生成sja1000所需要的讀寫時(shí)序信號(hào)。sjactrol模塊通過start和iswr兩個(gè)信號(hào)通知r&w模塊是否要進(jìn)行讀或?qū)懣偩€操作。若是寫操作，則將地址和數(shù)據(jù)通過addrout和dataout傳遞給r&w，r&w將負(fù)責(zé)把數(shù)據(jù)準(zhǔn)確地送到sja1000的數(shù)據(jù)地址復(fù)用總線addr，并驅(qū)動(dòng)sja1000接收數(shù)據(jù)，在寫操作完成后發(fā)送writeover信號(hào)通知sjactrol寫操作完成。讀操作時(shí)r&w根據(jù)sjactol送來的地址，從sja1000的數(shù)據(jù)總線上讀取數(shù)據(jù)，并將得到的數(shù)據(jù)通過datasave總線返回給sjactrol。
圖5頂層模塊設(shè)計(jì)
sjactrol的狀態(tài)機(jī)通過5個(gè)狀態(tài)的轉(zhuǎn)換來實(shí)現(xiàn)控制：空閑狀態(tài)、初始化狀態(tài)、查詢狀態(tài)、讀狀態(tài)、寫狀態(tài)。r&w則是按照sja1000的芯片數(shù)據(jù)手冊進(jìn)行時(shí)序邏輯設(shè)計(jì)。在編寫模塊時(shí)，需注意雙向總線的編寫技巧。雙向口在頂層定義，否則模塊綜合的時(shí)候容易出錯(cuò)。
3、仿真結(jié)果
fpga中利用verilog編程產(chǎn)生sja1000的片選信號(hào)cs，地址鎖存信號(hào)ale，讀寫信號(hào)rd、wr。這些控制信號(hào)共同驅(qū)動(dòng)sja1000進(jìn)行數(shù)據(jù)接收和發(fā)送。設(shè)計(jì)選取的是virtex系列的芯片，邏輯開發(fā)在ise平臺(tái)上進(jìn)行。在fpga的調(diào)試階段，使用xilinx的應(yīng)用軟件chipscopepro（在線邏輯分析儀）來在線觀察fpga設(shè)計(jì)內(nèi)部信號(hào)的波形，它比傳統(tǒng)的邏輯分析儀更方便。圖6為在線進(jìn)行數(shù)據(jù)傳送接收時(shí)的實(shí)際波形。
圖6sja1000接收和發(fā)送數(shù)據(jù)的時(shí)序仿真
4、結(jié)束語
通過對(duì)can通信系統(tǒng)的分析，利用fpga作為can通信節(jié)點(diǎn)的主控制單元，對(duì)can節(jié)點(diǎn)的硬件接口電路設(shè)計(jì)方案進(jìn)行了詳細(xì)的說明，并編寫了can節(jié)點(diǎn)通信流程中的初始化程序、數(shù)據(jù)發(fā)送接收程序。通過軟硬件的聯(lián)調(diào)，實(shí)現(xiàn)了can總線的通信功能，系統(tǒng)工作狀態(tài)良好。實(shí)踐證明can通信節(jié)點(diǎn)采用fpga作為核心控制單元，與傳統(tǒng)的單片機(jī)設(shè)計(jì)相比，更加靈活并且擴(kuò)展性更強(qiáng)。