時(shí)序邏輯設(shè)計(jì)法適用于plc各輸出信號(hào)的狀態(tài)變化有一定的時(shí)間順序的場(chǎng)合，在程序設(shè)計(jì)時(shí)根據(jù)畫(huà)出的各輸出信號(hào)的時(shí)序圖，理順各狀態(tài)轉(zhuǎn)換的時(shí)刻和轉(zhuǎn)換條件，找出輸出與輸入及內(nèi)部觸點(diǎn)的對(duì)應(yīng)關(guān)系，并進(jìn)行適當(dāng)簡(jiǎn)化。一般來(lái)講，時(shí)序邏輯設(shè)計(jì)法應(yīng)與經(jīng)驗(yàn)法配合使用，否則將可能使邏輯關(guān)系過(guò)于復(fù)雜。
(1)根據(jù)控制要求，明確輸入/輸出信號(hào)個(gè)數(shù)。
(2)明確各輸入和各輸出信號(hào)之間的時(shí)序關(guān)系，畫(huà)出各輸入和輸出信號(hào)的工作時(shí)序圖。
(3)將時(shí)序圖劃分成若干個(gè)時(shí)間區(qū)段，找出區(qū)段間的分界點(diǎn)，弄清分界點(diǎn)處輸出信號(hào)狀態(tài)的轉(zhuǎn)換關(guān)系和轉(zhuǎn)換條件
(4) plc的i/o、內(nèi)部輔助繼電器和定時(shí)器/計(jì)數(shù)器等進(jìn)行分配。
(5)列出輸出信號(hào)的邏輯表達(dá)式，根據(jù)邏輯表達(dá)式畫(huà)出梯形圖。
(6)通過(guò)模擬調(diào)試，檢查程序是否符合控制要求，結(jié)合經(jīng)驗(yàn)設(shè)計(jì)法進(jìn)一步修改程序。