1.二進制異步加計數(shù)器的原理
原理分析:假設(shè)各觸發(fā)器均處于0態(tài)，根據(jù)電路結(jié)構(gòu)特點以及d觸發(fā)器工作特性，不難得到其狀態(tài)圖和時序圖，它們分別如圖8.4.2和圖8.4.3所示。其中虛線是考慮觸發(fā)器的傳輸延遲時間tpd后的波形。
由狀態(tài)圖可以清楚地看到，從初始狀態(tài)000(由清零脈沖所置)開始，每輸入一個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進制遞增（加1），輸入第8個計數(shù)脈沖后，計數(shù)器又回到000狀態(tài)。因此它是23進制加計數(shù)器，也稱模八（m=8）加計數(shù)器。
從時序圖可以清楚地看到q0，q1,q2的周期分別是計數(shù)脈沖（cp）周期的2倍，4倍、8倍，也就是說q0,q1,q2,分別對cp波形進行了二分頻，四分頻，八分頻，因而計數(shù)器也可作為分頻器。
需要說明的是，由圖8.4.3中的虛線波形可知，在考慮各觸發(fā)器的傳輸延遲時間tpd時,對于一個n 位的二進制異步計數(shù)器來說，從一個計數(shù)脈沖（設(shè)為上升沿起作用）到來,到n 個觸發(fā)器都翻轉(zhuǎn)穩(wěn)定,需要經(jīng)歷的最長時間是ntpd ，為保證計數(shù)器的狀態(tài)能正確反應(yīng)計數(shù)脈沖的個數(shù),下一個計數(shù)脈沖（上升沿）必須在ntpd 后到來，因此計數(shù)脈沖的最小周期tmin＝ntpd 。
2.二進制異步減計數(shù)器的原理
原理分析：圖8.4.4是3位二進制異步減計數(shù)器的邏輯圖和狀態(tài)圖。從初態(tài)000開始，在第一個計數(shù)脈沖作用后，觸發(fā)器ff0由0翻轉(zhuǎn)為1（q0的借位信號），此上升沿使ff1也由0翻轉(zhuǎn)為1(q1的借位信號)，這個上升沿又使ff2 由0翻轉(zhuǎn)為1，即計數(shù)器由000變成了111狀態(tài)。在這一過程中，q0向q1進行了借位,q1向q2進行了借位。此后，每輸入1個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進制遞減（減1）。輸入第8個計數(shù)脈沖后，計數(shù)器又回到000狀態(tài)，完成一次循環(huán)。因此，該計數(shù)器是23進制（模8）異步減計數(shù)器，它同樣具有分頻作用。
3.二進制同步加計數(shù)器，同步減計數(shù)器的原理
二進制同步加計數(shù)器的原理分析：圖8.4.5是用jk觸發(fā)器（但已令j=k）組成的4位二進制（m=16）同步加計數(shù)器。
由圖可見，各位觸發(fā)器的時鐘脈沖輸入端接同一計數(shù)脈沖cp ，各觸發(fā)器的驅(qū)動方程分別為j0=k0=1,j1=k1=q0、j2=k2=q0q1、 j3=k3=q0q1q2 。
根據(jù)同步時序電路的分析方法，可得到該電路的狀態(tài)表，如表8.4.1所示。設(shè)從初態(tài)0000開始，因為j0=k0=1,所以每輸入一個計數(shù)脈沖cp，最低位觸發(fā)ff0就翻轉(zhuǎn)一次，其他位的觸發(fā)器ffi僅在 ji＝ki=qi-1qi-2……q0＝1的條件下，在cp 下降沿到來時才翻轉(zhuǎn)。
二進制同步減計數(shù)器的原理分析：同步計數(shù)器的電路結(jié)構(gòu)較異步計數(shù)器復(fù)雜，需要增加一些輸入控制電路，因而其工作速度受這些控制電路的傳輸延遲時間的限制。如果將圖8.4.5電路中觸發(fā)器ff1、ff2和ff3的驅(qū)動信號分別改為如下所示，即可構(gòu)成4位二進制同步減計數(shù)器.
4.二進制同步可逆計數(shù)器的原理
原理分析：4位二進制同步可逆計數(shù)器如圖8.4.7所示，它是在前面介紹的4位二進制同步加和減計數(shù)器的基礎(chǔ)上，增加一控制電路構(gòu)成的。由圖可知，各觸發(fā)器的驅(qū)動方程分別為
當加/減控制信號x=1時，ff1－ff3中的各j、k 端分別與低位各觸發(fā)器的q 端接通，進行加計數(shù)；當x=0時，各j、k 端分別與低位各觸發(fā)器的q 端接通，進行減計數(shù)，實現(xiàn)了可逆計數(shù)器的功能。