輸出和反饋結(jié)構(gòu)由可編程的與陣列和固定的或陣列組成，沒(méi)有輸出反饋信號(hào)，輸入和輸出引出端是固定的，不能由用戶(hù)自行定義。只適用于簡(jiǎn)單的組合邏輯電路設(shè)計(jì)。
1.輸入和輸出型結(jié)構(gòu)
具有三態(tài)輸出緩沖器和反饋緩沖器。反饋緩沖器可使三態(tài)輸出反饋到與陣列輸入端，構(gòu)成簡(jiǎn)單的觸發(fā)器，使輸出具有記憶功能。用戶(hù)通過(guò)編程可以控制三態(tài)輸出緩沖器的狀態(tài)，從而實(shí)現(xiàn)對(duì)輸入/輸出引出端數(shù)目的任意配置。利用可編程輸入/輸型pal器件，可設(shè)計(jì)編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯電路，也可完成串行數(shù)據(jù)移位和循環(huán)等操作。
2.帶反饋的寄存器型結(jié)構(gòu)
具有記憶功能，由于整個(gè)器件只有一個(gè)共用時(shí)鐘和一個(gè)輸出使能輸入端，因此可以構(gòu)成計(jì)數(shù)器等同步時(shí)序邏輯電路。
3.帶異或的寄存器型結(jié)構(gòu)
與陣列的輸出分成兩組相或，經(jīng)異或運(yùn)算后加到d觸發(fā)器的輸入端，使得邏輯電路的設(shè)計(jì)更加靈活、方便。
4.算術(shù)選通反饋型結(jié)構(gòu)
在異或型pal的基礎(chǔ)上增加算術(shù)選通電路，產(chǎn)生輸入信號(hào)和反饋信號(hào)的４個(gè)最大項(xiàng)。算術(shù)選通電路產(chǎn)生的４個(gè)最大項(xiàng)，加到與陣列輸入端，通過(guò)對(duì)與陣列編程，可得到16種邏輯組合輸出。
算術(shù)選通反饋型pal器件，主要用于實(shí)現(xiàn)快速的加、減、大于、小于等算術(shù)邏輯電路。
5.乘積項(xiàng)公用輸出結(jié)構(gòu)
相鄰兩個(gè)邏輯單元乘積項(xiàng)可同時(shí)接到兩個(gè)或門(mén)。
6.宏單元輸出結(jié)構(gòu)
pal22v10的宏單元由一個(gè)觸發(fā)器和兩個(gè)可編程多路選擇器組成，通過(guò)對(duì)兩個(gè)多路選擇器進(jìn)行編程，每個(gè)宏單元可以設(shè)置４種輸出結(jié)構(gòu)形式和兩種反饋信號(hào)，因而具有更強(qiáng)的通用性和靈活性。
應(yīng)用
pal器件速度快，功耗低，并有多種結(jié)構(gòu)類(lèi)型，可用來(lái)設(shè)計(jì)各種組合邏輯電路和時(shí)序邏輯電路。設(shè)計(jì)時(shí)主要考慮以下幾個(gè)方面：
(1) 一個(gè)pal器件的輸入/輸出引出端總數(shù)是有限的。
(2) 每個(gè)pal器件輸出乘積項(xiàng)數(shù)目是有限的。
(3) 在具有寄存器和宏單元結(jié)構(gòu)的pal器件中，當(dāng)邏輯單元中的寄存器作為內(nèi)部反饋寄存器使用時(shí)，需占用一個(gè)邏輯單元，則對(duì)應(yīng)的輸出引出端不能再作它用；當(dāng)邏輯單元作為組合輸出時(shí)，也占用一個(gè)邏輯單元，其內(nèi)部寄存器也不能使用。