前幾天的技術(shù)論壇上，全球第一大晶圓代工廠臺積電公布了芯片工藝路線圖，其中3nm工藝就有5種之多，2025年將推出2nm工藝，用上gaa晶體管技術(shù)。根據(jù)臺積電的說法，相比3nm工藝，在相同功耗下，2nm速度快10~15%；相同速度下，功耗降低25~30%。
雖然這些指標(biāo)看著不錯，但是2nm工藝的密度提升擠牙膏了，僅提升了10%，遠遠達不到摩爾定律密度翻倍的要求，比之前臺積電新工藝至少70%的密度提升也差遠了。
2nm工藝的難度顯然成了一個挑戰(zhàn)，這讓臺積電未來的密度提升越來越難，不過對競爭對手來說，臺積電這次的擠牙膏讓他們竊喜，有了追趕的機會。
不僅intel的20a/18a工藝會在2024-2025年對臺積電2nm帶來壓力，更大的麻煩還有三星，三星使用gaa晶體管比臺積電還要激進，3nm工藝上就會使用。
根據(jù)三星的計劃，3nm gaa工藝預(yù)計會在6月份就試驗性量產(chǎn)，相比5nm工藝，該工藝的性能提升15%，功耗降低30%，芯片面積減少35%。
三星也將2nm gaa工藝的量產(chǎn)時間定在2025年，跟臺積電差不多同步，這也是三星近年來首次的新工藝量產(chǎn)上追上臺積電，此前都要慢上1-2年，導(dǎo)致缺乏競爭力。
原標(biāo)題：臺積電2nm工藝實際表現(xiàn)提升有限 三星2025年趕超機會有望到來