555 時基電路是一種將模擬功能與邏輯功能巧妙結(jié)合在同一硅片上的組合集成電路。它設(shè)計新穎，構(gòu)思奇巧，用途廣泛。
ne555 芯片的引腳分布如圖1 所示，內(nèi)部功能框圖如圖2所示。
圖1 引腳分布圖 圖2 內(nèi)部功能框圖
默認(rèn)條件下，閥門電平和觸發(fā)電平的電平分別為電源電壓的 2/3 和 1/3 ，但可以由電壓控制端（ cont ）來控制來改變這兩個電平值。當(dāng)觸發(fā)端（trig）的電壓下降至比觸發(fā)電平低時，觸發(fā)器翻轉(zhuǎn)輸出“1”，同時輸出端（out）輸出高電平；當(dāng)觸發(fā)端（ trig）的電平高于觸發(fā)電平，而且閥門端（thres）的電平高于閥門電平時，觸發(fā)器翻轉(zhuǎn)輸出“0”，同時輸出端（out）輸出低電平。復(fù)位端（reset）與其他輸入端相比具有最高優(yōu)先權(quán)，當(dāng)復(fù)位端為低電平時，觸發(fā)器將被復(fù)位，而且輸出端為低電平。將復(fù)位端置低可以用來初始化一個新的定時循環(huán) 。只要輸出端為低電平，泄放端（disch）將提供一個對地的低阻抗通路。
555 時基芯片的的功能表（默認(rèn)條件下）如表 1 所示。
表 1 555 時基的功能表（默認(rèn)條件下）
復(fù)位端
觸發(fā)端
閥門端
輸出
泄放端
low
x
x
low
on
high
<1/3 vdd
x
high
off
high
>1/3 vdd
>2/3 vdd
low
on
high
>1/3 vdd
<2/3 vdd
維持原態(tài)